PATENT ABSTRACTS OF JAPAN

(11)Publication number:

61-150039

(43) Date of publication of application: 08.07.1986

(51)Int.Cl.

G06F 9/46

(21)Application number: 59-277130

(71)Applicant: MATSUSHITA ELECTRIC IND CO

LTD

(22)Date of filing:

24.12.1984


(72)Inventor: SAKAO TAKASHI

(54) PROCESSOR CONTROL CIRCUIT

(57)Abstract:

PURPOSE: To increase the degree of freedom on control program constitution by selecting and executing sequentially on time division basis one of plural program statuses for instruction memory access and using an execution instruction to access also the content of the other program statuses.

CONSTITUTION: In a program status PSA execution time, the read/write (R/W) of the PSA is attained by a PS switch control circuit 12 and a PSA R/W control circuit 14 and in addition to the function, the R/W of a PSB is attained by the PS switching control circuit 12 and a PSB R/W control circuit. This operation is realized by using an execution instruction to control PSA, PSB R/W signals generated from the PSB R/W control circuit 14 and the PSB R/W control circuit 15 provided independently of the control signals from the PS switching control circuit 12A to a PS operation selection circuit 11A.



⑩日本国特許庁(JP)

① 特許出願公開

⑫ 公 開 特 許 公 報 (A)

昭61 - 150039

@Int.Cl.⁴

識別記号

庁内整理番号

❷公開 昭和61年(1986)7月8日

G 06 F 9/46

M = 8120 = 5B

審査請求 未請求 発明の数 1 (全5頁)

砂発明の名称

プロセツサ制御回路

②特 願 昭59-277130

20出 願 昭59(1984)12月24日

⑦発 明 者

坂 尾

隆

門真市大字門真1006番地 松下電器產業株式会社内

勿出 願 人

松下電器產業株式会社

門真市大字門真1006番地

20代 理 人

弁理士 中尾 敏男

外1名

明 維 書

1、発明の名称

プロセッサ制御回路

2 、特許請求の範囲

実行命令のアドレスを指示するプログラムカウンタ・プロセッサ内の演算フラッグを含む内部フラッグ、及びデータメモリのアドレスレジスタを含む専用レジスタをそれぞれ含む複数組のプログラムステイタスの一つを命令メモリアクセス用テクシーで選択制御手段と、実行選択されたプログラムステイタス以外のプログラムステイタスのアクラムステイタスが服修的制御手段とを有するプロセッサ制御回路。

3、発明の詳細な説明

産業上の利用分野

本発明は時分割型マイクロコンピュータのプロ セッサ制御回路に関するものである。

従来の技術

従来の時分割型マイクロコンピュータについて は、例えば、特開昭64-22262号公報や、飯 椒〔マイクロコンピュータアーキテクチャ〕 , 昭 57,オーム社、P191に示されている。第2 図は従来の時分割型マイクロコンピュータのブロ セッサ制御回路を含む全体プロック構成図を示す ものであり、1はプロセッサAのプログラムステ イタス(PSA)、2はブロセッサBのブログラム ステイタス(PSg)である。ここで、プログラム スティタスとは、プロセッサのプログラムカウン タ、スタックポインタ、汎用レジスタ、演算フラ ッグを含む各種フラッグをいう。4は命令メモリ 2より読出された命令を格納する命令レジスタ、 5 は命令デコーダ、6 は各構成要素へ供給するタ イミング信号を生成するタイミング生成回路、で はデータメモリ、8はALU、9は入出力回路、 10は前記各要素間のデータを転送する内部デー タバス、11 はPSA, PSB を選択するPS選 択回路、12はPS選択回路11への選択信号を 時分割的に生成するPS切換制御回路である。

以上のように構成された従来の時分割マイクロコンピュータの動作説明を、第3図の時分割型マイクロコンピュータの実行遷移図、及び第4図のプログラムステイタス部構成例に基づきおこなう。第3図に示すところは、PSA、PSBが時分割で選択制御されることにより、交互にPSA、PSBが実行されることである。特に、従来例では、命令のフェッテ・デコードと、命令実行がPSA、PSBでバイブライン的に処理される場合を示している。

第4図は第2図に示した時分割型マイクロコンピュータのプロセッサ制御回路のプロック図を示すものであり、11A は実行時におけるPSの統出し一書込み(以下R/Wと略す)するPS操作選択回路、11B は命令フェッチ側のPSを指定する命令メモリアクセス選択回路、13はPSA が実行されているとき、命令メモリアクセス選択回路11BはPS切換制御回路12により、PSB2

実行選択されたプログラムステイタス以外の組の プログラムステイタスの内容をも実行命令により アクセス可能とするプログラムステイタス参照修 節制御手段とを傭えたプロセッサ制御回路である。

本発明は前記した構成により、PSA 実行時にもPSB の内容をアクセス可能となり、又同様にPSB 実行時にもPSA の内容をアクセスでき、制御プログラム構成上の自由度が大きくなる。たとなば一つのプログラムステイタスに割当てられた制御プログラムにより、他のプログラムに割当てられた制御プログラムの実行開始番地を変更制御するととも可能となる。

寒 旅 例

第1図は本発明の一実施例におけるプロセッサ 制御回路のプロック図を示すものである。1はプロセッサAのプログラムステイタスPSA.2はプロセッサBのプログラムステイタスPSB.11AはPSA.PSBを参照・修飾用に選択するPS操作選択回路、10はPSに接続される内部データバス、 のプログラムカウンタを選択出力するとともに、PS操作選択回路 11AはPSA 1を選択し、PS 参照・修飾命令であれば、PS R/W 制御回路 13により、PSAのR/Wを実行する。すなわち、ここに示されている例では、PS操作選択回路 11Aと命令メモリアクセス選択回路 11B は相異なるPSを選択することになる。

発明が解決しようとする問題点

しかしながら、上記のような構成では、 PS_A は PS_B を、 XPS_B は PS_A を参照・修飾できないため、制御プログラムの自由度が小さいという問題を有していた。

本発明はかかる点に難み、時分割マイクロコン ピュータにおいて、高度のインタラクションを有 する制御プログラムを可能とするプロセッサ制御 回路を提供することを目的とする。

問題点を解決するための手段

本発明は複数組のプログラムステイタスの一つ を命令メモリアクセス用として順次時分割的に選 択実行するプログラムステイタス選択制御手段と、

1 2 は命令メモリアクセス選択回路 11 B 及びPS 操作選択回路 11 A の選択信号を生成する PS 切 換制御回路、14 は PS A のR/W 制御回路、15 は PS B の R/W 制御回路である。

以上のように構成された本実施例のプロセッサ 制御回路について、以下その動作を説明する。

PSA1及びPSB2を命令メモリアクセス用に選択する命令メモリアクセス選択回路11B の動作は従来例と同様であり、説明を省略する。

次にPS参照・修飾制御回路部の説明をおこな う。

今 PS_A 実行時間であったとする。このとき、本実施例によれば、 PS_A のR / W は PS 切換制御 回路 1 2 と、 PS_A R / W 制御回路 1 4 とにより可能であるが、この機能に加えて、 PS_B OR / W も PS 切換制御回路 1 2 と PS_B R / W 制御回路により可能とするものである。すたわち、従来例では、 PS_A 実行時間中は、 PS_B による命令メモリアクセス及び PS_A 1 OR / W のみ可能であったが、本実施例によれば、 PS_A の実行時間中に、 PS_A .

 PS_BOR/W を可能とするものである。この動作は、PS 切換制御回路 1 2 からPS 操作選択回路 1 1_A への制御信号と、独立に設けられた PS_AR/W 制御回路 1 5 8 9 生成される PS_A , PS_BR/W 信号を実行命令によって制御することにより実現される。

以上の動作によって、 PS_A 実行時、命令により PS_B のプログラムカウンタを制御し、次に実行する PS_B のアトレスを PS_A により実行されるプログラムにより制御すること、X PS_B の各種レジスタをも参照・修飾可能である。 当然のことながら PS_B 実行時には、 PS_A に対して参照・修飾可能である。

発明の効果

以上説明したように、本発明によれば従来の時分割型マイクロコンピュータに対して自由度の大きく、かつ複雑な制御構造を有する制御プログラムを作成できるため、高パフォーマンスをマイクロコンピュータが実現でき、その実用的効果は大きい。


4、図面の簡単な説明

第1図は本発明における一実施例のプロセッサ 制御回路のプロック図、第2図は従来の時分割型 マイクロコンピュータのプロック構成図、第3図 は従来の時分割型マイクロコンピュータの実行 移図、第4図は従来のプロセッサ制御回路のプロック図である。


1 ······アログラムステイタスA(PS_A)、2 ····
···グラムステイタス(PS_B)、11_A······P S 操作 選択回路、11_B······命令メモリアクセス選択回路、 1 2 ······P S 切換制御回路、1 4 ······PS_A R/W 制御回路、1 5 ······PS_B R/W 制御回路。

代理人の氏名 弁理士 中 尾 敏 男 ほか1名

第1四



第 2 図



第 3 図

実行プロセッサー	PSA	PSB	PS A	PSB	PS A	P\$B	PSA	
PS A	実行	なッチガード:	更行	フエッチデュード	实行	7 <i>5-4</i> 75-+	宴 行	
<i>P</i> \$B	フェッチデコード	実 行	75/ 47 "3-1"	実 行	フェッチラント	実 行	フェッチデュード	

第 4 図

